

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 55-109185

(43)Date of publication of application : 22.08.1980

(51)Int.Cl.

H02P 5/00

(21)Application number : 54-015729

(71)Applicant : MATSUSHITA ELECTRIC IND CO
LTD

(22)Date of filing : 13.02.1979


(72)Inventor : AKIYAMA MAKOTO
GOTO MAKOTO

(54) MOTOR SPEED CONTROLLER

(57)Abstract:

PURPOSE: To provide substantially same load characteristics of a motor as that controlled in phase only with a speed control loop control circuit by employing the first and the second constant pulse duration generating circuits.

CONSTITUTION: A signal proportional to the rotating speed of a motor 1 from a frequency generator 2 is shaped by a waveform shaping circuit 3. The first constant pulse duration generating circuit 5 of a speed error detecting circuit 11 counts N pieces of the output pulses of a standard frequency signal generating circuit 4 with a trigger signal of the fall of the output signal from the circuit 3. The second constant pulse duration generating circuit 6 counts M pieces of the output pulses of a standard frequency signal generating circuit 4 with a trigger signal of the fall of the circuit 5. A pulse synthesizing circuit 7 synthesizes the output signals from the circuits 5 and 6, and supplies the synthesized signal to a motor drive circuit 10.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

⑨ 日本国特許庁 (JP)

⑩ 特許出願公開

⑫ 公開特許公報 (A)

昭55—109185

⑪ Int. Cl.³
H 02 P 5/00

識別記号

庁内整理番号
6751—5H

⑬ 公開 昭和55年(1980)8月22日

発明の数 1
審査請求 未請求

(全 6 頁)

⑭ モータの速度制御装置

⑯ 発明者 後藤誠

門真市大字門真1006番地松下電
器産業株式会社内

⑰ 特 願 昭54—15729

⑱ 出 願 昭54(1979)2月13日

⑲ 出 願 人 松下電器産業株式会社

⑳ 発 明 者 秋山良

門真市大字門真1006番地

門真市大字門真1006番地松下電
器産業株式会社内

㉑ 代 理 人 弁理士 中尾敏男 外 1 名

明 細 書

1. 発明の名称

モータの速度制御装置

2. 特許請求の範囲

III モータと、該モータの回転数に比例した周波数の信号を発生する周波数信号発生手段と、該周波数信号発生手段の出力信号波形を整形する波形整形回路と、クロックパルス入力端子とトリガパルス入力端子を持ち、前記波形整形回路の出力信号の立上り、または立下りをトリガ信号とし、クロックパルスをN個(ただし、Nは整数)カウントしている間は第1レベルを保ち、N個カウントを終えた後に第2レベルとなるようなN進カウンタを含めて構成された第1の一定パルス幅発生回路、クロックパルス入力端子とトリガパルス入力端子を持ち、前記第1の一定パルス幅発生回路の出力信号の立上り、または立下りをトリガ信号とし、前記と同一のクロックパルスをM個(ただし、Mは整数)カウントしている間は第1レベルを保ち、M個カウントを終えた後に第2レベルとなる

ようなM進カウンタを含めて構成された第2の一定パルス幅発生回路、および前記第1の一定パルス幅発生回路と第2の一定パルス幅発生回路の両出力パルスを合成するためのパルス合成回路を含めて成る速度誤差検出回路と、前記パルス合成回路の出力を平滑するためのフィルタ回路と、該フィルタ回路の出力の直流を含む低周波成分を増強するための低域補償回路と、該低域補償回路の出力を電力増幅するためのモータ駆動回路を具備し、前記モータ駆動回路の出力を前記モータに供給して速度制御を行なわすように構成したことを特徴とするモータの速度制御装置。

IIII 特許請求の範囲第III項の記載において、前記第1の一定パルス幅発生回路と第2の一定パルス幅発生回路を構成するN進カウンタとM進カウンタのうちの少なくとも一方のカウンタのカウント数をプログラム可能なプログラマブルカウンタとし、外部からの設定により、そのプログラマブルカウンタを制御してモータの回転数調整を可能にしたモータの速度制御装置。

3
 図 特許請求の範囲第1項または第2項の記載において、前記パルス合成回路として、“1”レベル、“0”レベル、“偽インビダンス”レベルの3つの状態を出力レベルとして持たせたことを特徴とするモータの速度制御装置。

3. 発明の詳細な説明

本発明は、速度基準として水晶発振器の出力のように安定な周波数を用いて回転数安定度を高め、さらに速度制御ループの中に低域補償回路を挿入して負荷安定度を高めて、実質的に速度制御ループのみの1ループの制御回路であるにもかかわらず、位相制御をかけた場合とほとんど同一の特性を実現するようにしたモータの速度制御装置に関するものである。

従来のレコードプレーヤ等の音響機器に用いられるモータとして、普及機には電圧を速度基準とした速度制御モータを用いているが、この方式は周囲の温度変化や、部品の経年変化に対して十分安定な基準電圧をつくるのが難しく、また定常負荷に対して速度偏差を生じるという問題点を含ん

でいる。

この問題を解決するために、高級機では速度制御ループにさらに位相制御ループを加えて、定常負荷に対する安定性を高めているが、この方式は速度制御ループ、位相制御ループの2つの制御ループからなり、その2つの制御ループの動作が互に影響を及ぼしあうため、調整が難しく、構成も複雑になり、さらに周囲温度の変化や部品の経年変化に対して動作点が移動して、同期範囲が減少する等の種々の問題が存在している。

本発明は上述の従来の問題点を解決し得るモータの速度制御装置を提供するものである。以下、本発明を図示の実施例に基いて説明する。第1図は本発明の一実施例を示す要部ブロック図である。同図において、1はブラシレス型直流モータのとき被速度制御モータ、2はモータ1の回転数に比例した周波数の信号を発生する周波数発電機、3は周波数発電機2の出力波形を整形するための波形整形回路である。4は水晶発振器の出力のように安定な周波数を発生するための基準用波数信

5
 号発生回路である。5は波形整形回路3の出力信号の立下りをトリガ信号とし、クロック信号である基準周波数信号発生回路4の出力パルスをN個（ただし、Nは整数）カウントしている間は、“1”レベルを保ち、N個カウントを終えた後に“0”レベルとなるようなN進カウンタで構成される第1の一定パルス幅発生回路、6はその一定パルス幅発生回路5の出力信号の立下りをトリガ信号とし、クロック信号（基準周波数信号発生回路4の出力パルス）をM個（Mは整数）カウントしている間は“1”レベルを保ち、M個カウントを終えた後に“0”レベルとなる様なM進カウンタで構成される第2の一定パルス幅発生回路である。7は上記第1の一定パルス幅発生回路5と第2の一定パルス幅発生回路6の出力パルスを合成してモータ1の速度偏差に対応するパルス幅に変換するためのパルス合成回路、8はパルス合成回路7の出力パルスを平滑して直流電圧に変換するためのフィルタ回路、9はフィルタ回路8の出力の低周波成分（直流を含む）を増強するための低域

6
 補償回路、10は低域補償回路の出力を電力増幅するためのモータ駆動回路である。なお、前述の第1の一定パルス幅発生回路5と第2の一定パルス幅発生回路6およびパルス合成回路7とで速度誤差検出回路11を構成している。

以上に述べたモータ1、周波数発電機2、波形整形回路3、速度誤差検出回路11、フィルタ回路8、低域補償回路9およびモータ駆動回路10とで速度制御ループを構成している。

第2図は前記速度誤差検出回路11の具体的な構成例を示す図で、図中の21はクロック入力端子CK、出力端子DO、クリア端子CLを持つN進カウンタ、22はB点へ入る信号の立下りを検分する検分回路、23は“0”レベルのトリガ信号でリセットとセット動作を行なうリセットフリップフロップ（以下、RSフリップフロップと略記する）回路である。

最初、RSフリップフロップ回路23が“0”状態でQ端子が“0”レベルであると仮定し、B点に信号が入力されたとすると、その信号は検分

図路22で微分され、その出力でRSフリップフロップ回路23を“1”状態にセットし、Q端子を“1”レベルにする。Q端子はN進カウンタ21のCL端子と接続されているため、N進カウンタ21はクリア(リセット)が解除されて、CK端子(A点)に入力されているクロックパルスのカウントを開始し、N個クロックパルスをカウントし終えた瞬間に $\overline{D\bar{O}}$ 端子が“1”レベルから“0”レベルへ変わり、RSフリップフロップ回路23にリセットをかけて、その内部状態を“0”状態にし、次に新たにB点に信号が入るまでQ端子を“0”レベルに保つ。すなわち、B点への入力信号をトリガとして、クロックパルスの周期 τ とカウント数Nの積 $N\tau$ で決定される時間だけ“1”レベルとなる第1の一定パルス幅発生回路5を構成する。

第2の一定パルス幅発生回路6の内容は、カウント数NをMに変更しただけで他の構成は第1の一定パルス幅発生回路5と同一である。

24と25はOR回路とAND回路、26,27

はPNPトランジスタ30とNPNトランジスタ31のベースに電流を供給するための抵抗、28と29は各トランジスタのリーク電流を防止するための抵抗である。

上記OR回路24、AND回路25、抵抗26,27,28,29およびトランジスタ30,31で構成されるパルス合成回路7はG点が次のような3つの状態となるように構成されている。すなわち、図中のC点、F点が共に“1”レベルの時はトランジスタ30がオフ、トランジスタ31がオンとなることで電流吸い込みモードになり、また、C点、F点が共に“0”レベルの時、トランジスタ30はオン、トランジスタ31はオフの電流ふき出しモードになり、そして、C点、F点のレベルが一致していない時はトランジスタ30,31の両方がオフとなって、いわゆる高インピーダンスモードになる様な3ステートの状態を持つ。

第3図、第4図および第5図は本実施例の動作時のタイムチャートを示したもので、第3図はモータが遅すぎる場合、第4図はモータが遅すぎる

場合、第5図はモータが定常回転の場合を示している。それらの図面中の記号B, C, F, Gは第1図、第2図中の記号と対応している。

第3図の場合、周波数発電機2の出力周波数(C点の周波数)が f_1 であるとする。A点でのクロックパルスの周期 τ と、第1の一定パルス幅発生回路5と第2の一定パルス幅発生回路6を構成するN進カウンタとM進カウンタのカウント数NとMは一定で、

$$N\tau + M\tau = \frac{1}{f_0} \quad \dots\dots\dots (1)$$

(ただし、 f_0 はモータ1が定常回転の時の周波数発電機2の出力周波数)

の関係を満たすように設定しておく。

$$f_1 = (N+M)\tau = \frac{1}{f_0} \cdot \frac{1}{\tau} \quad \dots\dots\dots (2)$$

の値の期間だけC点、F点は共に“1”レベルとなるのでG点は電流吸い込みモードとなってフィルタ回路8から電流を吸い込んでフィルタ回路8の出力電圧を下げ、低域補償回路9、モータ駆動回路10を経てモータ1の回転数を遅くして、周

波数発電機2の出力周波数を引き下げようとする。

第4図のモータが遅すぎる場合、周波数発電機2の出力周波数が f_2 であるとする。

$$\tau = \frac{1}{f_2} - (N+M)\tau = \frac{1}{f_2} - \frac{1}{f_0} \quad \dots\dots\dots (3)$$

の値の期間だけC点、F点は共に“0”レベルとなるので、G点は電流ふき出しモードとなって、フィルタ回路8へ電流を流し込んでフィルタ回路8の出力電圧を上げ、低域補償回路9、モータ駆動回路10を経てモータ1の回転数を上げて、周波数発電機2の出力周波数を引き上げようとする。

第5図のモータ1が定常回転で回転している場合は、C点、F点が共に同一レベルになる期間がなく、従ってトランジスタ30,31は共にオフ状態を続けて高インピーダンス状態になり、G点での電流の出入りはなくなって、フィルタ回路8の出力電圧は一定に保たれる。その結果、モータ1の回転数も一定に保たれる。

以上の説明から明らかなように、定常状態では周波数発電機2の出力周波数を f_0 とすれば、

$$\frac{1}{f_0} = (N + M) \tau \quad \dots \dots \dots (11)$$

の関係が常に成り立つことがわかる。

第6図はモータ1の回転数を調整するために、前述の第1の一定パルス幅発生回路5と置換すべき可変パルス幅発生回路41の構成例を示す図である。同図において、22と23は前に述べた積分回路とRSフリップフロップ回路である。42はプリセット入力端子を持つプログラマブルカウンタと各種ゲート回路などで構成されるプリセットカウンタで、プリセット入力端子に2進数で設定された値をカウントし終えると \overline{DO} 端子から“0”レベルの出力がでる様に構成されている。43はプリセットカウンタ42のプリセットを行なうための設定回路で、これは複数のスイッチ44と、“1”レベルを与えるための複数の抵抗45で構成されている。

なお、プリセットカウンタ42のプリセット入力端子はそれぞれ $2^0, 2^1, \dots, 2^n$ の値に対応し、スイッチ44によって所望の値が選択

特開 昭55-109185(4)

され所望のパルス幅を得ることができる。

本構成を採用すれば、第3図乃至第5図のタイムチャートで説明したように、常に速度制御がかかり、第5図の状態で安定するように、すなわち前記(11)式の関係が成り立つように動作するので、スイッチ44を操作してプリセットカウンタ42のカウント数Nを変化させると、周波数発電機2の出力周波数 f_0 すなわちモータ1の回転数を変えることができる。

以上の説明では、第1の一定パルス幅発生回路5のNを可変にした場合を説明したが、第2の一定パルス幅発生回路6のMを可変にしても、またNとMの両方を可変にしても同様の機能を持たせることができる。

第7図は演算増幅器51、抵抗52と53、コンデンサ54、基準電源55で構成されるアクティブフィルタの構成例を示し、これは前記低域補償回路9として動作する。これは第8図に例示する周波数特性のごとく、低域ほど利得が増大する様に動作し、速度制御ループに組入れることによ

13

り低域ほど補償量が増大するようになっている。

第9図および第10図はモータの制御特性の例を示すグラフで、第9図中のA、Bはそれぞれ低域補償回路9がない場合と、ある場合のトルクの外乱周波数-速度変動特性を示すボード線図、第10図中のC、Dはそれぞれ低域補償回路9がない場合と、ある場合の負荷トルク-速度変化特性を示すグラフである。

これは、制御系の補償量が低域ほど増大し、直流域では実用上ほぼ無限大(演算増幅器51の利得によって決定される。)となるために、第10図のDに示す様に、制御範囲内では、いかなる負荷トルクでも速度変化は殆んど零となり、位相制御をかけた場合と殆んど同一の特性となる。

以上の説明から明らかなように、本発明は次のような数々のすぐれた特長を有する。

(1) 簡便な速度制御ループのみの1ループの制御回路であるにもかかわらず、位相制御をかけた場合と殆んど同一の負荷特性を持たせることができ、また、以上の結果として位相制御をかけ

14

た場合のように速度制御ループと位相制御ループの動作点が互に干渉しあうことはなく、周囲温度変化や部品の経年変化による回路の動作点の変動もなくなる。

(2) 速度誤差検出はデジタル的に行なっているので、ビット誤差以外の検出誤差は発生せず、クロックパルスとして水晶発振器の出力のような安定な周波数信号を用いることにより、モータの回転速度の安定度と精度は水晶発振器の安定度と精度と同等にすることができる。

(3) 速度誤差検出回路の出力(パルス合成回路の出力)端子は、電流吸い込みモード、電流ふき出しモード、高インピーダンスモードの3つの状態を持ち、定速時には高インピーダンスモードとなつて安定するので、電流の出入りがなく、したがって、リップル等が発生せず、フィルタ回路8の時定数を小さくしても、なめらかな制御ができる。

(4) 回転速度を調整するために、速度誤差検出回路を構成するカウンタのカウント数を変えても、

速度誤差検出回路の出力端 Γ は自動的に高インピーダンスモードとなつて安定するため動作点調整の必要がない。

(5) 速度誤差検出回路は全てデジタル回路で構成できるため、IILまたはC-MOS等のIC化に適しており、従来のサンプリング方式による速度誤差検出回路のように外付けのコンデンサ等も不要になりコストダウンがはかれる。

4. 図面の簡単な説明



第1図は本発明の一実施例を示す要部ブロック図、第2図は本発明で使用する速度誤差検出回路の構成例を示す図、第3図、第4図および第5図は速度誤差検出回路の動作時のタイムチャート、第6図は本発明で使用する可変パルス幅発生回路の構成例を示す図、第7図および第8図は低域補償回路の一例を示す図とその周波数特性図、第9図および第10図は本発明による特性改善効果の例を説明するための特性図である。

1……モータ、2……周波数発電機、3……波形整形回路、4……基準周波数信号発生回路、5……


特開 昭55-109185(5)

6……一定パルス幅発生回路、7……パルス合成回路、8……フィルタ回路、9……低域補償回路、10……モータ駆動回路、11……速度誤差検出回路。


代理人の氏名 弁護士 中尾敏男 ほか1名




第 3 図




第 4 図




第 5 図




第 6 図




第 7 図



第 8 図



第 9 図



第 10 図

